Chip de circuito integrado FM24CL64B-GTR Temp automotivo 64Kb Serial 3V F-RAM Memória
integrated circuit ic
,integrated circuit components
FM24CL64B-GTR Automotive Temp.Memória Serial 3V F-RAM de 64Kb
Características
RAM não volátil ferroelétrica de 64K bits
Organizado como 8192 x 8 bits
Leituras/gravações de alta resistência 10 trilhões (1013 )
Gravações NoDelay™
Processo Ferroelétrico Avançado de Alta Confiabilidade
Interface serial rápida de dois fios
Frequência máxima de barramento de até 1 MHz
Substituição direta de hardware para EEPROM
Suporta temporização herdada para 100 kHz e 400 kHz
Baixo consumo de energia
Operação de baixa tensão 3,0-3,6 V
Corrente de espera de 6 μA (+85°C)
Configuração padrão da indústria
Temperatura automotiva -40C a +125C
Qualificado para a especificação AEC Q100
Pacote SOIC "Verde"/RoHS de 8 pinos
Descrição
O FM24CL64B é uma memória não volátil de 64 Kbits que emprega um processo ferroelétrico avançado.Uma memória ferroelétrica de acesso aleatório ou F-RAM não é volátil e executa leituras e gravações como uma RAM.Ele fornece retenção de dados confiável por anos enquanto elimina as complexidades, sobrecarga e problemas de confiabilidade no nível do sistema causados por EEPROM e outras memórias não voláteis.O FM24CL64B realiza operações de gravação na velocidade do barramento.Nenhum atraso de gravação é incorrido.O próximo ciclo de barramento pode começar imediatamente sem a necessidade de polling de dados.Além disso, o produto oferece ordens de resistência de gravação de magnitude superior à EEPROM.Além disso, a F-RAM exibe uma energia muito menor durante as gravações do que a EEPROM, pois as operações de gravação não requerem uma tensão de alimentação elevada internamente para os circuitos de gravação.Esses recursos tornam o FM24CL64B ideal para aplicativos de memória não volátil que exigem gravações frequentes ou rápidas.Os exemplos vão desde a coleta de dados em que o número de ciclos de gravação pode ser crítico, até controles industriais exigentes, nos quais o longo tempo de gravação da EEPROM pode causar perda de dados.A combinação de recursos permite uma gravação de dados mais frequente com menos sobrecarga para o sistema.O FM24CL64B oferece benefícios substanciais aos usuários de EEPROM serial, mas esses benefícios estão disponíveis em uma substituição de hardware.O dispositivo está disponível no pacote SOIC de 8 pinos padrão da indústria usando um protocolo familiar de dois fios (I2C).O dispositivo é garantido na faixa de temperatura automotiva de -40°C a +125°C.
Configuração de pinos
Descrição do pino
| Nome do pino | Tipo | Descrição do pino |
|---|---|---|
| A0-A2 | Entrada | Device Select Address 0-2: Esses pinos são usados para selecionar um de até 8 dispositivos do mesmo tipo no mesmo barramento de dois fios.Para selecionar o dispositivo, o valor do endereço nos dois pinos deve corresponder aos bits correspondentes contidos no endereço do escravo.Os pinos de endereço são puxados para baixo internamente |
| SDA | E/S | Dados Seriais/Endereço: Este é um pino bidirecional para a interface de dois fios.Ele é de dreno aberto e destina-se a ser conectado OU com outros dispositivos no barramento de dois fios.O buffer de entrada incorpora um gatilho Schmitt para imunidade a ruídos e o driver de saída inclui controle de inclinação para bordas descendentes.É necessário um resistor pull-up externo. |
| SCL | Entrada | Relógio Serial: O pino do relógio serial para a interface de dois fios.Os dados são cronometrados da parte na borda de descida e no dispositivo na borda de subida.A entrada SCL também incorpora uma entrada de disparo Schmitt para imunidade a ruídos. |
| WP | Entrada | Write Protect: Quando vinculado ao VDD, os endereços em todo o mapa de memória serão protegidos contra gravação.Quando o WP está conectado ao terra, todos os endereços podem ser gravados.Este pino é puxado para baixo internamente. |
| VDD | Fornecer | Tensão de alimentação |
| VSS | Fornecer | Chão |
Visão geral
O FM24CL64B é uma memória serial F-RAM.A matriz de memória é organizada logicamente como uma matriz de memória de 8.192 x 8 bits e é acessada usando uma interface de dois fios padrão da indústria.A operação funcional da F-RAM é semelhante às EEPROMs seriais.A principal diferença entre o FM24CL64B e uma EEPROM serial com a mesma pinagem está relacionada ao seu desempenho superior de gravação.
Arquitetura de memória
Ao acessar o FM24CL64B, o usuário endereça 8192 localidades cada uma com 8 bits de dados.Esses bits de dados são deslocados em série.Os endereços 8192 são acessados usando o protocolo de dois fios, que inclui um endereço escravo (para distinguir outros dispositivos sem memória) e um endereço de 2 bytes.Apenas os 13 bits inferiores são usados pelo decodificador para acessar a memória.Os três bits de endereço superiores devem ser definidos como 0 para compatibilidade com dispositivos de maior densidade no futuro.O tempo de acesso para operação de memória é essencialmente zero além do tempo necessário para o protocolo serial.Ou seja, a memória é lida ou escrita na velocidade do barramento de dois fios.Ao contrário de uma EEPROM, não é necessário consultar o dispositivo para uma condição de pronto, pois as gravações ocorrem na velocidade do barramento.Ou seja, no momento em que uma nova transação de barramento puder ser deslocada para a peça, uma operação de gravação estará concluída.Isso é explicado com mais detalhes na seção de interface abaixo.Os usuários esperam vários benefícios óbvios do sistema do FM24CL64B devido ao seu rápido ciclo de gravação e alta resistência em comparação com o EEPROM.No entanto, também existem benefícios menos óbvios.Por exemplo, em um ambiente de alto ruído, a operação de gravação rápida é menos suscetível à corrupção do que uma EEPROM, pois é concluída rapidamente.Por outro lado, uma EEPROM que requer milissegundos para escrever é vulnerável a ruído durante grande parte do ciclo.Observe que é responsabilidade do usuário garantir que o VDD esteja dentro das tolerâncias da folha de dados para evitar operação incorreta.
Interface de dois fios
O FM24CL64B emprega um protocolo de barramento bidirecional de dois fios usando poucos pinos ou espaço na placa.A Figura 2 ilustra uma configuração de sistema típica usando o FM24CL64B em um sistema baseado em microcontrolador.O barramento de dois fios padrão da indústria é familiar para muitos usuários, mas é descrito nesta seção.Por convenção, qualquer dispositivo que esteja enviando dados para o barramento é o transmissor, enquanto o dispositivo de destino desses dados é o receptor.O dispositivo que está controlando o barramento é o mestre.O mestre é responsável por gerar o sinal de clock para todas as operações.Qualquer dispositivo no barramento que está sendo controlado é um escravo.O FM24CL64B sempre é um dispositivo escravo.O protocolo de barramento é controlado por estados de transição nos sinais SDA e SCL.Existem quatro condições, incluindo início, parada, bit de dados ou confirmação.A Figura 3 ilustra as condições de sinal que especificam os quatro estados.Diagramas de tempo detalhados são mostrados na seção de especificações elétricas.