Visão geral da família Spartan-6

Descrição geral
 
A família Spartan®-6 fornece recursos líderes de integração de sistemas com o menor custo total para aplicativos de alto volume.
 
A família de treze membros oferece densidades expandidas que variam de 3.840 a 147.443 células lógicas, com metade do consumo de energia das famílias Spartan anteriores e conectividade mais rápida e abrangente.
 
Construído em uma tecnologia madura de processo de cobre de baixa potência de 45 nm que oferece o equilíbrio ideal entre custo, energia e desempenho, a família Spartan-6 oferece uma nova lógica de tabela de pesquisa (LUT) de 6 entradas e registro duplo mais eficiente e uma rica seleção de blocos integrados no nível do sistema.
 
Isso inclui RAMs de bloco de 18 Kb (2 x 9 Kb), fatias DSP48A1 de segunda geração, controladores de memória SDRAM, blocos de gerenciamento de relógio de modo misto aprimorados, tecnologia SelectIO™, blocos de transceptor serial de alta velocidade otimizados para energia, blocos de ponto de extremidade compatíveis com PCI Express®, avançados modos de gerenciamento de energia no nível do sistema, opções de configuração de detecção automática e segurança IP aprimorada com proteção AES e Device DNA.
 
Esses recursos fornecem uma alternativa programável de baixo custo para produtos ASIC personalizados com facilidade de uso sem precedentes.Os FPGAs Spartan-6 oferecem a melhor solução para projetos lógicos de alto volume, projetos DSP voltados para o consumidor e aplicativos embarcados de baixo custo.
 
Os FPGAs Spartan-6 são a base de silício programável para Targeted Design Platforms que fornecem componentes integrados de software e hardware que permitem que os designers se concentrem na inovação assim que seu ciclo de desenvolvimento começa.
 
Resumo dos recursos do Spartan-6 FPGA
• Família Spartan-6:
• Spartan-6 LX FPGA: Lógica otimizada
• Spartan-6 LXT FPGA: conectividade serial de alta velocidade
• Projetado para baixo custo
• Múltiplos blocos integrados eficientes
• Seleção otimizada de padrões de E/S
• Almofadas escalonadas
 
• Embalagens de arame de plástico de alto volume
• Baixa potência estática e dinâmica
• Processo de 45 nm otimizado para custo e baixo consumo de energia
• Hibernar modo de desligamento para energia zero
• O modo de suspensão mantém o estado e a configuração com ativação de vários pinos, aprimoramento de controle
• Tensão de núcleo de 1,0 V de baixa potência (LX FPGAs, -1L apenas)
• Tensão de núcleo de 1,2 V de alto desempenho (LX e LXT FPGAs, graus de velocidade -2, -3 e -4)
• Bancos de interface SelectIO™ multitensão e multipadrão
 
• Taxa de transferência de dados de até 1.050 Mb/s por E/S diferencial
• Unidade de saída selecionável, até 24 mA por pino
• Padrões e protocolos de 3,3 V a 1,2 VI/O
• Interfaces de memória HSTL e SSTL de baixo custo
• Conformidade com hot swap
• Taxas de variação de E/S ajustáveis ​​para melhorar a integridade do sinal
• Transceptores seriais GTP de alta velocidade nos FPGAs LXT
 
• Até 3,125 Gb/s • Interfaces de alta velocidade, incluindo: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI
• Bloco Endpoint integrado para projetos PCI Express (LXT)
• Suporte de tecnologia PCI® de baixo custo compatível com as especificações de 33 MHz, 32 e 64 bits.
• Fatias DSP48A1 eficientes
• Aritmética de alto desempenho e processamento de sinal
 
• Multiplicador rápido de 18 x 18 e acumulador de 48 bits
• Capacidade de canalização e cascata
• Pré-adicionador para auxiliar aplicações de filtro
• Blocos controladores de memória integrados
• Suporte DDR, DDR2, DDR3 e LPDDR
• Taxas de dados de até 800 Mb/s (largura de banda de pico de 12,8 Gb/s)
• Estrutura de barramento multiporta com FIFO independente para reduzir problemas de tempo de projeto
• Recursos lógicos abundantes com maior capacidade lógica
 
• Registro de deslocamento opcional ou suporte a RAM distribuído
• LUTs eficientes de 6 entradas melhoram o desempenho e minimizam o consumo de energia
• LUT com flip-flops duplos para aplicações centradas em pipeline
• Block RAM com uma ampla gama de granularidade
• RAM de bloco rápido com ativação de gravação de bytes
• Blocos de 18 Kb que podem ser opcionalmente programados como duas RAMs independentes de 9 Kb
 
• Bloco de gerenciamento de relógio (CMT) para desempenho aprimorado
• Baixo ruído, clock flexível
• Os gerenciadores de relógio digital (DCMs) eliminam a distorção do relógio e do ciclo de trabalho
• Loops com bloqueio de fase (PLLs) para clock de baixo jitter
• Síntese de frequência com multiplicação, divisão e mudança de fase simultâneas
 
• Dezesseis redes de relógio globais de baixa inclinação
• Configuração simplificada, compatível com padrões de baixo custo
• Configuração de detecção automática de 2 pinos
• Ampla SPI de terceiros (até x4) e suporte a flash NOR
• Rico em recursos Xilinx Platform Flash com JTAG
• Suporte MultiBoot para atualização remota com múltiplos bitstreams, usando proteção watchdog
• Segurança aprimorada para proteção de design
• Identificador de DNA de dispositivo exclusivo para autenticação de design
 

 
PARTE DE ESTOQUE