SN74HC04N que IC eletrônico lasca componentes integrados encantam o inversor
electronic integrated circuit
,linear integrated circuits
74HC04; 74HCT04
Encantar o inversor
CARACTERÍSTICAS
• Cumpre com o no. padrão 8-1A de JEDEC
• Proteção do ESD: HBM EIA/JESD22-A114-A excede 2000 V milímetro EIA/JESD22-A115-A excede 200 V.
• Especificado de −40 ao °C +85 e de −40 a +125 °C.
DESCRIÇÃO
Os 74HC/HCT04 são dispositivos de alta velocidade do CMOS da Si-porta e são pino compatível com baixa potência Schottky TTL (LSTTL). São especificados em conformidade com no. padrão 7A de JEDEC. Os 74HC/HCT04 fornecem seis amortecedores de inversão.
DADOS DE REFERÊNCIA RÁPIDA
TERRA = 0 V; Tamb = °C 25; ≤ 6,0 ns do tr = do tf.
| SÍMBOLO | PARÂMETRO | CIRCUNSTÂNCIAS | TÍPICO | UNIDADE | |
| HC04 | HCT04 | ||||
| tPHL/tPLH | nA do atraso de propagação ao nY | CL = 15 PF; VCC = 5 V | 7 | 8 | ns |
| CI | capacidade da entrada | 3,5 | 3,5 | PF | |
| CPD | capacidade da dissipação de poder pela porta | notas 1 e 2 | 21 | 24 | PF |
Notas
1. O CPD é usado para determinar a dissipação de poder dinâmica (paládio no µW).
× VCC do paládio = do CPD × do fi de 2 × N + Σ (× 2 FO do × VCC do CL) onde:
frequência do fi = da entrada no megahertz;
frequência das FO = da saída no megahertz;
Capacidade da carga do CL = da saída no PF;
VCC = tensão de fonte nos volts;
N = saídas de comutação da carga total;
Σ (× 2 FO do × VCC do CL) = soma das saídas.
2. Para 74HC04: a circunstância é VI = terra a VCC.
Para 74HCT04: a circunstância é VI = terra VCC ao − 1,5 V.
Configuração de Pin Fig.1 DIP14, SO14 e (T) SSOP14.
Configuração de Pin Fig.2 DHVQFN14. Símbolo de lógica Fig.3.
Símbolo de lógica do IEC Fig.4. Diagrama de lógica Fig.5 (um inversor).

