CY62157EV30LL-45BVXI IC eletrônico lasca 8-Mbit (512K x 16) RAM estático

CY62157EV30 MoBL®

8-Mbit (512K x 16) RAM estático

Características

• Pacote de TSOP I configurável como 512K x 16 ou como 1M x 8 SRAM

• Alta velocidade: 45 ns

• Escala larga da tensão: 2.20V-3.60V

• Pin compatível com CY62157DV30

• Poder à espera ultra baixo

— Corrente à espera típica: µA 2

— Corrente à espera máxima: µA 8 (industrial)

• Poder ativo ultra baixo

— Corrente ativa típica: 1,8 miliampères @ f = 1 megahertz

• Expansão de memória fácil com características de CE1, de CE2, e de OE

• Poder automático para baixo quando deselected

• CMOS para a velocidade e o poder os melhores

• Disponível 48 na bola Pb-livre e não Pb-livre VFBGA,

44 pino Pb-livre TSOP II e 48 pino TSOP que eu empacoto

Descrição funcional ^[1]

O CY62157EV30 é um elevado desempenho CMOS RAM estático organizado como as palavras 512K por 16 bocados. Este dispositivo caracteriza projeto de circuito avançado para fornecer a corrente ativa ultra baixa. Isto é ideal para fornecer mais bateria Life™ (MoBL®) em aplicações portáteis tais como telefones celulares. O dispositivo igualmente tem um poder automático abaixo da característica que reduz significativamente o consumo de potência quando os endereços não estão firmando. Coloque o dispositivo no modo à espera quando deselected (o CE₁ ELEVAÇÃO ou PONTO BAIXO_do CE₂ ou BHE e BLE é ALTO). Os pinos da entrada ou da saída (IO₀ a IO₁₅)são colocadosem umestadoaltodaimpedânciaquando:

• Deselected (CE₁ELEVAÇÃOou PONTO BAIXO_doCE₂)

• As saídas são deficientes (a ELEVAÇÃO de OE)

• A elevação do byte permite e o byte baixa Enable é deficiente (ELEVAÇÃO de BHE, de BLE)

• Escreva a operação é ativo (CE₁ PONTO BAIXO, ELEVAÇÃO_do CE₂ e NÓS BAIXOS)

Para escrever ao dispositivo, tome Chip Enable (CE₁ PONTO BAIXO e ELEVAÇÃO_do CE₂) e escreva-o permitem entradas (NÓS) BAIXO. Se o ponto baixo do byte permite (BLE) está BAIXO, dados dos pinos do IO (IO₀ a IO₇)é escrito entãonolugarespecificadonospinosdoendereço(A₀ a A₁₈). Seaelevaçãodobytepermite(BHE)estáBAIXO, dadosdospinosdoIO(IO₈ a IO₁₅)é escritaentãonolugarespecificadonospinosdoendereço(A₀ a A₁₈).

Para ler do dispositivo, tome Chip Enable (CE₁ PONTO BAIXO e ELEVAÇÃO_do CE₂) e a saída permite o PONTO BAIXO (OE) ao forçar escreve permite (NÓS) ALTAMENTE. Se o ponto baixo do byte permite (BLE) está BAIXO, então dados do lugar de memória especificado pelos pinos do endereço aparece em IO₀ a IO₇. Seaelevaçãodobytepermite(BHE)estáBAIXO, a seguirosdadosdamemóriaaparecememIO₈ a IO₁₅.

Diagrama de bloco da lógica

Notas 1. Para recomendações da melhor prática, refira por favor a nota de aplicação AN1064 de Cypress, diretrizes do sistema de SRAM

Avaliações máximas

Exceder avaliações máximas pode encurtar a vida da bateria do dispositivo. As diretrizes do usuário não são testadas.

Temperatura de armazenamento ......................................................................... – 65°C a + 150°C

Temperatura ambiental com poder ........................................... – 55°C aplicado a + 125°C

Tensão de fonte para moer o potencial ................................ – 0.3V a 3.9V (VCCmax + 0.3V)

Tensão de C.C. aplicada às saídas no estado alto-z ^{[6, 7]} ......... – 0.3V a 3.9V (VCCmax + 0.3V)

A C.C. entrou a tensão ^{[6, 7]} .................................................... – 0.3V a 3.9V (VCC máximo + 0.3V)

Corrente de saída em saídas (PONTO BAIXO) ....................................................................... 20 miliampères

Tensão da descarga estática ....................................... > 2001V (MIL-STD-883, método 3015)

Trave acima ............................................................................................... > dos 200 miliampères atual

Oferta conservada em estoque (venda quente)