TMS320C6678CYP IC eletrônico Chips Multicore Fixed e processador de sinal flutuante de Digitas

TMS320C6678

Processador de sinal fixo e flutuante Multicore de Digitas

Características

• Oito subsistemas do núcleo de TMS320C66x™ DSP (C66x CorePacs), cada um com

– 1,0 gigahertz ou 1,25 gigahertz núcleo fixado/flutuante de C66x do processador central

› 40 GMAC/Core para ponto fixo @ 1,25 gigahertz

› 20 GFLOP/Core para a vírgula flutuante @ 1,25 gigahertz

– Memória

byte L1P do› 32K pelo núcleo

byte L1D do› 32K pelo núcleo

byte L2 local do› 512K pelo núcleo

• Controlador Multicore da memória compartilhada (MSMC)

– A memória de 4096KB MSM SRAM compartilhou por oito DSP C66x CorePacs

– Unidade da proteção de memória para MSM SRAM e DDR3_EMIF

• Navegador Multicore

– 8192 filas de múltiplos propósitos do hardware com gerente de fila

– Acesso direto da memória Pacote-baseado para transferências das Zero-despesas gerais

• Co-processador da rede

– O acelerador do pacote permite o apoio para

Avião de transporte IPsec do›, GTP-U, SCTP, PDCP

Usuário PDCP plano do› L2 (RoHC, cálculo do ar)

taxa de transferência da Fio-velocidade do› 1-Gbps em 1,5 por segundo de MPackets

– O motor do acelerador da segurança permite apoia para

› IPSec, SRTP, 3GPP, relação de ar de WiMax, e segurança de SSL/TLS

BCE DO›, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES,

Kasumi, NEVE 3G, SHA-1, SHA-2 (256-bit mistura), MD5

› Velocidade da criptografia de até 2,8 Gbps

• Periféricos

– Quatro pistas de SRIO 2,1

operação de GBaud do› 1.24/2.5/3.125/5 apoiada pela pista

O› apoia I/O direto, passagem da mensagem

O› apoia quatro 1×, dois 2×, um 4×, e dois 1× + configurações de uma relação 2×

– PCIe Gen2

Pistas do› único 1 de apoio portuário ou 2

Apoios até 5 GBaud do› pela pista

– Hiperlink

O› apoia conexões a outros dispositivos trapezoides da arquitetura que fornecem a escalabilidade do recurso

Apoios até 50 Gbaud do›

– Subsistema do interruptor de Gigabit Ethernet (GbE)

Portos do› dois SGMII

O› apoia 10/100/1000 de operação de Mbps

– relação DDR3 64-bit (DDR3-1600)

espaço de memória endereçável do byte do› 8G

– EMIF de 16 bits

– Duas portas de série das telecomunicações (TSIP)

O› apoia 1024 DS0s por TSIP

O› apoia 2/4/8 das pistas em 32.768/16.384/8.192 Mbps pela pista

– Relação de UART

– Relação de I2 C

– 16 pinos de GPIO

– Relação de SPI

– Módulo do semáforo

– Dezesseis temporizadores 64-bit

– Três Em-microplaqueta PLLs

• Temperatura comercial:

– 0°C a 85°C

• Temperatura prolongada:

– - 40°C a 100°C

1,1 arquitetura da peça fundamental

A arquitetura Multicore trapezoide do TI fornece uma estrutura do elevado desempenho integrando o RISC e os núcleos de DSP com co-processadores e o I/O. característicos da aplicação Peça fundamental são os primeiros de seu tipo que fornece a largura de banda interna adequada para o acesso nonblocking a todos os núcleos, periféricos, co-processadores, e I/O. de processamento. Isto é conseguido com quatro elementos principais do hardware: Navegador Multicore, TeraNet, controlador Multicore da memória compartilhada, e hiperlink.

O navegador Multicore é um gerente pacote-baseado inovativo que controle 8192 filas. Quando as tarefas são atribuídas às filas, o navegador Multicore fornece a expedição hardware-acelerada que dirige tarefas ao hardware disponível apropriado. O sistema pacote-baseado em uma microplaqueta (SoC) usa os dois a capacidade de Tbps que do TeraNet comutou o recurso central para mover pacotes. O controlador Multicore da memória compartilhada permite o processamento de núcleos para alcançar a memória compartilhada diretamente sem selecionar da capacidade de TeraNet, assim movimento do pacote não pode ser obstruído pelo acesso de memória.

O hiperlink fornece uma interconexão do microplaqueta-nível 50-Gbaud que permita que SoCs trabalhe em tandem. Suas despesas gerais do baixo-protocolo e taxa de transferência alta fazem a hiperlink uma relação ideal para interconexões da microplaqueta-à-microplaqueta. Trabalhando com navegador Multicore, o hiperlink despacha tarefas aos dispositivos em tandem transparentemente e executa tarefas como se estão correndo em recursos locais.

Oferta conservada em estoque (venda quente)