Ônibus novo & original EEPROM de série 25LC512-I/P de 512 Kbit SPI

Ônibus EEPROM de série de 512 Kbit SPI

Tabela da seleção do dispositivo

Características:

• 20 megahertz de velocidade de relógio máxima

• O byte e o Página-nível escrevem operações:

- página 128-byte

- máximo de 5 Senhoras.

- Nenhum página ou setor apagam exigido

• Tecnologia do CMOS da baixa potência:

- Máximo Escrita Atual: 5 miliampères em 5.5V, 20 megahertz

- Atual lido: 10 miliampères em 5.5V, 20 megahertz

- Corrente à espera: 1μA em 2.5V (powerdown profundo)

• Assinatura eletrônica para a identificação do dispositivo

• Auto-programado apague e escreva ciclos:

- A página apaga (Senhora 5, típicas)

- O setor apaga (10 ms/setor, típicos)

- O volume apaga (Senhora 10, típicas)

• O setor escreve a proteção (byte 16K/setor):

- Não proteja nenhumas, 1/4, 1/2 ou toda a disposição

• O acessório escreve a proteção:

- Poder-em/fora dos circuitos da proteção de dados

- Write para permitir a trava

- Escrever-proteja o pino

• Confiança alta:

- Resistência: 1 milhão apagam/para escrever ciclos

- Retenção dos dados: anos >200

- Proteção do ESD: >4000V

• Variações da temperatura apoiadas:

- (i) industrial: -40°C a +85°C

- (e) automotivo: -40°C a +125°C

• Pb-livre e RoHS complacentes

Pin Function Table

Descrição:

O Microchip Tecnologia Inc. 25LC512 é 512 uma memória de série de Kbit EEPROM com byte-nível e funções de série do página-nível EEPROM. Igualmente caracteriza a página, setor e a microplaqueta apaga as funções associadas tipicamente com os produtos Flash-baseados. Estas funções não são exigidas para o byte ou a página escreve operações. A memória é alcançada através de um ônibus de série compatível periférico de série simples da relação (SPI). Os sinais do ônibus exigidos são uma entrada de pulso de disparo (SCK) mais dados separados em (SI) e dos dados linhas para fora (ASSIM). O acesso ao dispositivo é controlado por uma entrada de Chip Select (CS).

Uma comunicação ao dispositivo pode ser pausada através do pino da posse (POSSE). Quando o dispositivo for pausado, as transições em suas entradas estarão ignoradas, à excecpção de Chip Select, permitindo que o anfitrião preste serviços de manutenção a umas interrupções mais prioritárias.

O 25LC512 está disponível nos pacotes padrão que incluem 8 a ligação PDIP, SOIC, e avançou 8 o pacote da ligação DFN. Todos os pacotes são Pb-livres e RoHS complacentes.

Tipos do pacote (para não escalar)

Avaliações máximas absolutas (†)

VCC ...................................................................................................................................................... 6.5V

Todas as entradas e saídas w.r.t. VSS ................................................................................. -0.6V VCC a +1.0V

Temperatura de armazenamento .......................................................................................................... - 65°C a 150°C

Temperatura ambiental sob a polarização ......................................................................................... - 40°C a 125°C

Proteção do ESD em todos os pinos ..................................................................................................................... 4 quilovolts

OBSERVAÇÃO do †: Os esforços acima daqueles alistados sob “avaliações máximas absolutas” podem causar dano permanente ao dispositivo. Esta é uma avaliação do esforço somente e a operação funcional do dispositivo naquelas ou de nenhuma outra condições acima daquelas indicadas nas listas operacionais desta especificação não é implicada. A exposição às condições de avaliação do máximo por um período de tempo prolongado pode afetar a confiança do dispositivo.

Princípios de operação

O 25LC512 é 65.536 um byte EEPROM de série projetado conectar diretamente com o porto de série da relação periférica (SPI) de muitas de famílias populares de hoje do microcontrolador, incluindo microcontroladores do PICTURE® do microchip. Pode igualmente conectar com os microcontroladores que não têm um porto incorporado de SPI usando as linhas discretas do I/O programadas corretamente nos firmware para combinar o protocolo de SPI.

O 25LC512 contém um registro de instrução de 8 bits. O dispositivo é alcançado através do pino do SI, com os dados que estão sendo cronometrados dentro na borda de aumentação de SCK. O pino do CS deve ser baixo e o pino da POSSE deve ser alto para a operação inteira.

DIAGRAMA DE BLOCO