Enviar mensagem
Casa > produtos > Motorista ICs da exposição > Contador de década síncrono Presettable do BCD, restauração assíncrona 74HCT160D, 652

Contador de década síncrono Presettable do BCD, restauração assíncrona 74HCT160D, 652

fabricante:
NXP
Descrição:
Contador IC Counter, Decade 1 Element 4 Bit Positive Edge 16-SO
Categoria:
Motorista ICs da exposição
Preço:
negotiation
Método do pagamento:
T/T, Western Union, Paypal
Especificações
Característica 1:
Contagem síncrono e carregamento
Característica 2:
Contagem dois para permitir entradas para a conexão em cascata do n-bocado
característica 3:
a Positivo-borda provocou o pulso de disparo
Característica 4:
Restauração assíncrona
Capacidade da saída:
Padrão
Categoria Icc:
MSI
Destaque:

electronics ic chip

,

integrated circuit ic

Introdução

CARACTERÍSTICAS

• Contagem síncrono e carregamento

• Contagem dois para permitir entradas para a conexão em cascata do n-bocado

• a Positivo-borda provocou o pulso de disparo

• Restauração assíncrona

• Capacidade da saída: padrão

• Categoria ICC: MSI

DESCRIÇÃO GERAL

Os 74HC/HCT160 são dispositivos de alta velocidade do CMOS da Si-porta e são pino compatível com baixa potência Schottky TTL (LSTTL). São especificados em conformidade com no. padrão 7A de JEDEC.

Os 74HC/HCT160 são os contadores de década presettable síncronos que caracterizam anticipar interno para levar e podem ser usados para a contagem de alta velocidade. A operação síncrono é fornecida tendo todos os flip-flops cronometrados simultaneamente na borda positivo-indo do pulso de disparo (PC).

As saídas (Q0 a Q3) dos contadores podem ser pré-ajustadas a um ALTO ou de baixo nível. Um de baixo nível na paralela permite a entrada (PE) desabilita a ação de contagem e faz com que os dados nas entradas de dados (D0 a D3) sejam carregados no contador na borda positivo-indo do pulso de disparo (que fornece que a instalação e para guardar exigências do tempo para o PE está encontrada). O pré-ajuste ocorre apesar dos níveis na contagem permite entradas (CEP e CET).

Um de baixo nível na entrada restaurada mestra (SR.) ajusta todas as quatro saídas dos flip-flops (Q0 a Q3) a de baixo nível apesar dos níveis nas entradas do PC, do PE, do CET e do CEP (que fornecem assim uma função clara assíncrona).

Anticipar leva simplifica a conexão em cascata de série dos contadores. A contagem permite entradas (CEP e CET) deve ser ALTA contar. A entrada do CET é alimentada para a frente para permitir a saída terminal da contagem (TC). A saída do TC permitiu assim produzirá um pulso a rendimento elevado de uma duração aproximadamente igual a uma saída de nível elevado de Q0. Este pulso pode ser usado para permitir a fase conectada seguinte.

A frequência de pulso de disparo máxima para os contadores conectados é determinada pelo PC ao atraso de propagação do TC e pelo CEP ao tempo de instalação do PC, de acordo com a seguinte fórmula:

fmax = 1/t P (máximo) (PC ao TC) + tSU (CEP ao PC)

DESCRIÇÃO DO PIN

PIN NÃO. SÍMBOLO NOME E FUNÇÃO

1

2

3, 4, 5, 6

7

8

9

10

14, 13, 12, 11

15

16

SR.

PC

D0 a D3

CEP

Terra

PE

CET

Q0 a Q3

TC

VCC

restauração mestra assíncrona (PONTO BAIXO ativo)

entrada de pulso de disparo (Baixo-à-ALTO, borda-provocado)

entradas de dados

a contagem permite a entrada

terra (0 V)

a paralela permite a entrada (o PONTO BAIXO ativo)

contagem para permitir de levar a entrada

saídas do flip-flop

saída terminal da contagem

tensão de fonte positiva

Envie o RFQ
Conservado em estoque:
MOQ:
20pcs