Placa de circuito elétrico Chips High Speed 75ALS180 SN75ALS180DR
circuit board ic
,electronic chip board
Placa de circuito elétrico Chips High Speed 75ALS180 SN75ALS180
PARES DIFERENCIAIS DO MOTORISTA E DO RECEPTOR DE 75ALS180 SN75ALS180
CARACTERÍSTICAS
Cumpra ou exceda as exigências do † de TIA/EIA-422-B, de TIA/EIA-485-A e da recomendação V.11 da UIT
Circuitos avançados de alta velocidade de Schottky da baixa potência
Projetado para a operação 25-Mbaud em aplicações de série e paralelas
Baixo enviesamento entre os dispositivos… 6 ns máximos
Baixas exigências Fonte-atuais… 30 miliampères máximo
Pinos do I/O individual do motorista e do receptor com VCC duplo e terra dupla
Positivo largo e escalas negativas da tensão do ônibus do entrada/saída
Motorista Output Capacity… ±60 miliampère
Proteção térmica da parada programada
Limitação do positivo do motorista e a Negativo-atual
KΩ 12 Min Receiver Input Sensitivity… ±200 milivolt entrado receptor da impedância… máximo
Tipo entrado receptor da histerese… 60 milivolt
Opere de uma única fonte 5-V
Proteção Pulso-livre da ligação inicial e do poder-Para baixo
descrição/informação pedindo
Os pares diferenciais do motorista SN65ALS180 e SN75ALS180 e do receptor são circuitos integrados projetados para de transmissão de dados bidirecional em linhas multipontos da ônibus-transmissão. São projetados para linhas de transmissão equilibradas e encontram a recomendação V.11 de TIA/EIA-422-B, de TIA/EIA-485-A, e de UIT.
Os SN65ALS180 e os SN75ALS180 combinam uma linha diferencial motorista de 3 estados e uma linha de entrada diferencial receptor, ambo se operam de uma única fonte de alimentação 5-V. O motorista e o receptor têm ativo-alto e ativo-baixo permite, respectivamente, que pode ser conectado junto externamente para funcionar como um controle do sentido. As saídas diferenciais do motorista e as entradas diferenciais do receptor estão conectadas para separar terminais para a maior flexibilidade e projetadas oferecer a carga mínima ao ônibus quando o motorista é deficiente ou VCC = 0. Estes portos caracterizam as escalas positivas e negativas largas da tensão do comum-modo, fazendo o dispositivo apropriado para aplicações da linha do partido.
| PARÂMETRO | CONDIÇÕES DE TESTE | TIPO MÍNIMO ‡ MAX | UNIDADE |
| tempo de atraso da saída diferencial do TD (OD) | RL = 54 o Ω, CL = 50 PF, veem figura 3 | 3 8 13 | ns |
| Enviesamento do pulso ( TD (ODH) – do TD (ODL)) | RL = 54 o Ω, CL = 50 PF, veem figura 3 | 1 6 | ns |
| tempo de transição da saída diferencial do tt (OD) | RL = 54 o Ω, CL = 50 PF, veem figura 3 | 3 8 13 | ns |
| saída do tPZH para permitir o tempo ao nível elevado | RL = o Ω 110, veem figura 4 | 23 50 | ns |
| saída do tPZL para permitir o tempo a de baixo nível | RL = o Ω 110, veem figura 5 | 19 24 | ns |
| tempo de inutilização de saída do tPHZ do nível elevado | RL = o Ω 110, veem figura 4 | 8 13 | ns |
| tempo de inutilização de saída do tPLZ de baixo nível | RL = o Ω 110, veem figura 5 | 8 13 | ns |
O ‡ todos os valores típicos está em VCC = 5 V e Ta = 25°C
| Imagem | parte # | Descrição | |
|---|---|---|---|
|
|
Nível do tubo 3 MSL do Pin PLCC do motorista DMOS 5V 44 do motor deslizante do poder de A3977SEDTR |
Bipolar Motor Driver DMOS Logic 44-PLCC (16.59x16.59)
|